ИР

ИСП РАН | Институт системного программирования им. В. П. Иванникова РАН

Госорганы и учреждения · 14 мая 2026 г.

Открыть канал в MAX

⚡️ИСП РАН представил исследования по анализу цифровой аппаратуры на DVCon China 2026

⚡️ИСП РАН представил исследования по анализу цифровой аппаратуры на DVCon China 2026 12-13 мая в Шанхае прошла конференция Design and Verification Conference and Exhibition — DVCon China 2026, собравшая специалистов по проектированию и верификации микроэлектроники со всего мира. Среди участников — сотрудники ИСП РАН, представившие результаты исследований в области статического анализа описаний цифровой аппаратуры. 🔵Старший научный сотрудник ИСП РАН Рубен Бучацкий выступил с докладом «Static Analysis System for SystemVerilog Hardware Descriptions», который был посвящён анализу RTL-описаний на языке SystemVerilog. 🔵На постерной сессии Андрей Вязовцев и Ян Чуркин представили работу «Static Analysis of Finite State Machines in SystemVerilog Descriptions». Постер вошёл в программу конференции под номером 027 рядом с работами исследователей из Cadence, Hong Kong University of Science and Technology, Ennocad и других международных компаний и университетов. 📊Статический анализ описаний цифровой аппаратуры — это проверка корректности RTL-кода без запуска симуляции. Такие инструменты позволяют выявлять ошибки ещё на этапе проектирования RTL-модели — до синтеза и физической реализации микросхемы, что существенно сокращает стоимость исправлений и ускоряет цикл разработки. ✔️Для ИСП РАН направление верификации и анализа аппаратуры является частью более широкой экосистемы технологий системного программирования. Институт развивает инструменты формальной верификации, статического анализа и тестирования, которые применяются как в программной инженерии, так и при проектировании аппаратных систем. ✔️Российскую науку на DVCon China представляли и коллеги из МФТИ: Константин Владимиров вместе со студентами Анастасией Черниковой и Владиславом Беловым представили постер «llvm-snippy ISG and Its Application to Functional and Code Coverage Closure of the Open-Source Ibex Core». Работа посвящена применению LLVM-генератора случайных инструкций для функциональной верификации и достижения покрытия кода в открытом RISC-V-ядре Ibex. 🔵DVCon China — одна из ключевых отраслевых конференций в области проектирования и верификации электронных систем и интегральных схем. Формат китайской конференции повторяет DVCon U.S., которая более 20 лет проходит в Кремниевой долине. В 2026 году DVCon China отметила своё десятилетие. 🔗ИСП РАН в Telegram 🔗ИСП РАН в МАКС