Intel показала, как удешевляет Wildcat Lake через UCIe и урезание блоков
Intel показала, как удешевляет Wildcat Lake через UCIe и урезание блоков На Hot Chips 2026 Intel раскрыла архитектуру Wildcat Lake — мобильного SoC для бюджетных устройств. Ключевой ход здесь не в наращивании ресурсов, а в их жёстком сокращении ради цены и площади кристаллов: компания перешла на UCIe, чтобы собрать чип из отдельных кристаллов и удержать стоимость ниже, чем у более крупной схемы. По данным презентации, вычислительный кристалл сделан по 18A, I/O — по ISMC N6, а скорость UCIe составляет 8 GT/s. Intel сократила Xe-ядра с четырёх до двух, уменьшила NPU с трёх тайлов до одного, урезала память до 64-битной шины и убрала часть I/O-возможностей. Отдельно отмечены интеграция Wi‑Fi 7 и контроллера USB PD, а также снижение площади compute die на 38% и I/O die на 15%. Для дисплеев заявлены 4K60 и до трёх внешних экранов при трёх дисплейных конвейерах и HBR3. При этом у схемы есть ограничения: меньше ядер, меньше запас по памяти и расширяемости, удалённая камера PHY, сокращённые PCIe и USB. Практически это означает, что часть функций и компромиссов Intel переложила на OEM-систему, а Wildcat Lake выглядит как платформенная база для недорогих компактных устройств, где важнее BOM и площадь, чем запас производительности.