SK hynix представила дорожную карту по развитию копакетированной оптики — 20 августа 2026 г. в 16:00:50.295
SK hynix представила дорожную карту по развитию копакетированной оптики SK hynix переходит от роли поставщика памяти к более значимой роли в инфраструктуре искусственного интеллекта. Компания объединила усилия с ведущими исследователями со всего мира, чтобы представить дорожную карту для копакетированной оптики (co-packaged optics, CPO), ключевой технологии для инфраструктуры искусственного интеллекта следующего поколения. По мере того как гипермасштабируемые ИИ-кластеры масштабируются до тысяч графических процессоров и стеков HBM, обычные медные соединения начинают выходить из строя, а более высокие скорости и большие расстояния приводят к увеличению энергопотребления, задержек и усложнению передачи сигналов, объясняет SK hynix, добавляя, что это создает новое узкое место — ограничение пропускной способности, которое все больше препятствует перемещению данных между системами ИИ. На этом фоне CPO решает эту проблему, интегрируя оптические приемопередатчики (TRx) непосредственно в корпус процессора, сокращая длину высокоскоростных электрических цепей и используя оптические соединения для передачи данных на большие расстояния. Как отмечает SK hynix, в долгосрочной перспективе технология CPO позволит подключить оптические межсоединения непосредственно к интерфейсу памяти, преодолев физические ограничения традиционных корпусов. Таким образом, предлагаемая компанией архитектура, ориентированная на оптические технологии, использует фотонный интерпозер для прямого соединения памяти и процессоров, повышая эффективность передачи данных в системе. По мнению компании, такая архитектура также позволит нескольким ускорителям искусственного интеллекта совместно использовать большой пул памяти, что обеспечит более гибкое перемещение данных и более эффективное масштабирование по мере роста размеров и сложности моделей ИИ. В дорожной карте SK hynix также четко обозначены цели для инфраструктуры искусственного интеллекта следующего поколения, в том числе пропускная способность более 100 Тбит/с на узел, энергоэффективность менее 1 пДж/бит и задержка между чипами менее 10 нс. В дорожной карте рассматриваются 2D-корпусирование, 2,5D-прослойки и 3D-гетерогенная интеграция, а также обозначаются ключевые технические проблемы на пути к коммерциализации. #новостиэлектроники